Executive Snapshot
- Erfahrung: ca. 4 Jahre (davon ca. 2 Jahre in der Entwicklung)
- Level: Junior
- Arbeitsmodell: Nach Absprache
- Verfügbarkeit: Nach Absprache
- Region: Paderborn
- Fokus: Elektronik, Embedded Systems, Automotive, Industrieelektronik
Auf einen Blick
Profil-ID
DP-319729
Rolle
Entwicklungsingenieur Elektronik, IC-Designer, Schaltungsentwickler
Level
Junior
Erfahrung
ca. 4 Jahre (davon ca. 2 Jahre in der Entwicklung)
Arbeitsmodell
Nach Absprache
Verfügbarkeit
Nach Absprache
Region
Paderborn
Sprachen
Englisch: A1, Deutsch: A1
Einsatzmodelle
Festanstellung
Richtwert
Nach Absprache
Kurzprofil
Erfahrener Hardwareentwickler mit Schwerpunkt auf Analog/Mixed-Signal IC-Design und Verifikation. Expertise im Entwurf von Hochfrequenz-Taktsignalgeneratoren und Phasen-Detektoren sowie in der Transistor-Level-Schaltungsentwicklung. Fundierte Kenntnisse in Simulation, Layout und Post-Layout-Verifikation elektronischer Systeme. Praktische Erfahrung in der Fehlerdiagnose und Systemanalyse von Hardwarekomponenten.
Schwerpunkte (Domänen)
ElektronikEmbedded SystemsAutomotiveIndustrieelektronikelectronicsEnergyIndustrialSoftwareEmbeddedTestingManagement
Kompetenzen (Skills)
Analog/Mixed-Signal IC-DesignSchaltungsentwurfTransistor-Level-DesignSimulationVerifikation (DRCLVSRC-ExtraktionEM)PCB-LayoutFehlerdiagnoseSystemanalyseEmbeddedHardwareMATLABTestingVerificationvalidationSoftwareManagementVectorCMicrosoft OfficeE-Mobility / Automotive / Industrial ElectronicsEmbedded Systems
Tools & Technologien
Cadence VirtuosoIHP SG13G3CuMATLABVectorCMicrosoft OfficeEmbeddedHardwareTestingVerificationvalidationSoftware
Praxis & Projekt-Highlights
Entwicklung eines Quadratur-Taktgenerators für Time-Interleaved ADCs unter Verwendung von Cadence Virtuoso und IHP SG13G3Cu 130 nm SiGe:C BICMOS Technologie, Durchführung von Transistor-Level-Schaltungsentwurf, Simulation und Performance-Analyse für Analog/Mixed-Signal-Schaltungen, Pre-Layout- und Post-Layout-Verifikation inklusive DRC, LVS, RC-Extraktion und EM-Simulationen, Entwurf eines Half-Rate Phasen-Detektors (30 Gb/s) und einer Ladungspumpe in 45nm SOI CMOS, Durchführung von Schaltplanentwurf, Layout und Schaltungsprüfung (DRC, LVS, RC-Analyse), Unterstützung bei der Entwicklung, dem Test und der Validierung von elektronischen Schaltungen und PCB-Layouts.
